9.3.1 伪码模块的Verilog HDL设计

• 书名：数字调制解调技术的MATLAB与FPGA实现：Altera/Verilog版（第2版）
• 作者名：杜勇编著
• 本章字数：376字
• 更新时间：2024-01-19 15:46:17