1.6　FPGA开发板CRD500

1.6.1　CRD500简介

为便于学习实践，本书作者精心设计了与本书配套的开发板CRD500（见图1-21），并在书中详细讲解了工程实例的板载测试步骤及方法，形成了从理论到实践的完整学习过程，可以有效地加深读者对数字通信技术的理解，从而更好地构建数字通信技术理论知识与工程实践之间的桥梁。

CXD500采用130 mm×90 mm的4层板结构，其中完整的地层保证了整个开发板具有很强的抗干扰能力和良好的工作稳定性。综合考虑信号处理算法对逻辑资源的需求，以及产品价格等因素，CRD500采用Altera公司Cyclone-IV系列的EP4CE15F17C8为主芯片。Cyclone-IV系列是市场占有率极高的FPGA，其中各款芯片的硬件资源情况参见表1-3。

CRD500开发板的结构示意图如图1-22所示，主要有以下特点及功能接口。

● 采用4层板结构，完整的地层可增加开发板的稳定性和可靠性；

● 采用Altera公司的EP4CE15F17C8为主芯片，丰富的资源可胜任一般数字信号处理算法，BGA256的封装更加稳定，提供标准10针JTAG程序下载及调试接口；

● 具有16 MB的Flash，具有足够的空间来存储FPGA配置程序，还可以作为外部数据存储器使用；

● 具有2个独立的晶振，可真实模拟信号发送端和接收端不同的时钟源；

● 具有2路独立的8比特的DA通道（AD9708），1路独立的8比特的AD通道（AD9280），可以完成模拟信号产生、A/D转换、A/D采样、信号解调，以及解调后D/A转换输出的整个信号处理算法验证；

● 3个低噪运放芯片（AD8056）可以有效调节A/D转换和D/A转换信号幅度的大小；

● 采用USB供电，配置的CP2102芯片可同时作为串口通信的接口；

● 具有4个共阳极8段数码管；

● 具有8个LED；

● 具有5个独立按键；

● 具有40针扩展接口。