- 计算机与嵌入式系统架构
- 任保全 詹杰 李洪钧 刘述钢 刘琼 贺乾格编著
- 1483字
- 2021-04-02 14:05:57
1.5 数字电路基础
集成电路（Integrated Circuit，IC）的基本组件是由晶体管构成的逻辑门。在数字系统中，存在3种基本逻辑运算，分别为AND（与）、OR（或）和NOT（非）。
1.5.1 逻辑门
1.与门
如果XY =Z，Z =1，则 X =1且Y =1，否则Z=0。其中，X和Y是开关，Z是灯，X = 0、Y = 0意味着开关断开，灯灭时Z=0，灯亮时Z=1。与逻辑运算可用图1-2所示电路表示，2输入与门真值表见表1-4，表1-4说明了图1-2的操作。
图1-2 与逻辑运算
表1-4 2输入与门真值表
2.或门
如果X+Y=Z，Z =1，则X=1或Y=1。
或逻辑运算可以用图1-3所示电路表示，在图1-3中，当两个开关关闭时灯熄灭，当至少有一个开关关闭时灯亮。2输入或门真值表见表1-5。
图1-3 或逻辑运算
表1-5 2输入或门真值表
3.非门
非逻辑运算执行补码运算，将1转换为0，0转换为1，也称为反相器，非X由
表示。非门电路符号如图1-4所示，非门真值表见表1-6。
图1-4 非门电路符号
表1-6 非门真值表
4.与非门
2输入与非门电路符号如图1-5所示，与非门也可由与门和非门构建，2输入与非门真值表见表1-7。
图1-5 2输入与非门电路符号
表1-7 2输入与非门真值表
5.或非门
2输入或非门电路符号如图1-6所示，或非门由或门和非门组成，2输入或非门真值表见表1-8。
图1-6 2输入或非门电路符号
表1-8 2输入或非门真值表
6.异或门
2输入异或门电路符号如图1-7所示，异或门由⊕表示，2输入异或门真值表见表1-9。
图1-7 2输入异或门电路符号
表1-9 2输入异或门真值表
7.同或门
2输入同或门电路符号如图1-8所示，同或门用⊙和XNOR表示，2输入同或门真值表见表1-10。
图1-8 2输入同或门电路符号
表1-10 2输入同或门真值表
1.5.2 IC分类
晶体管是IC的基本组件，晶体管和IC如图1-9所示。晶体管就像是集成电路中的开关，一个集成电路由100个至数百万个晶体管制成。
IC根据门数可分为以下几类。
· 小规模集成电路（Small Scale Integrated Circuits，SSIC）：指少于10个门的IC（或元件数小于100个）。
· 中等规模集成电路（Medium Scale Integrated Circuits，MSIC）：指包含10～100个门的IC（或元件数为100～999个）。
· 大规模集成电路（Large Scale Integrated Circuits，LSIC）：指包含100～10 000个门的IC（或元件数为1 000～99 999个）。
· 超大规模集成电路（Very Large Scale Integrated Circuits，VLSIC）：指包含超过10 000个门的IC（或元件数大于100 000个）。
图1-9 晶体管和IC
1.5.3 寄存器
寄存器是保存中央处理器（Central Processing Unit，CPU）内部信息的可读/可写存储器。寄存器的每一位由一个D触发器构成，D触发器如图1-10所示，D触发器真值表见表1-11。
图1-10 D触发器
表1-11 D触发器真值表
1.D触发器操作
如图1-10所示，如果D触发器的输入是D=0，施加时钟脉冲（CLOCK）后输出Q为0；如果D=1，则施加时钟脉冲后输出Q为1。施加时钟脉冲后，数据将被存储在D触发器中。寄存器使用多个具有公共时钟脉冲的D触发器，4位寄存器如图1-11所示。
如果一个寄存器有32个D触发器，且它们使用同一个公共时钟，那么该寄存器被称为32位寄存器。
图1-11 4位寄存器
2.三态门器件
普通的门电路只有两种输出状态——高电平和低电平，三态门器件则有第3种状态——高阻态。三态门器件示意如图1-12所示，控制线控制三态门器件的操作。
图1-12 三态门器件示意
如果控制线电平为0，则输入和输出之间没有连接，输出对外呈现高阻态。如果控制线电平为1，则输出电平等于输入电平。
1.5.4 多路复用器和译码器
1.多路复用器（Multiplexer，MUX）
MUX有n个输入和一个输出。图1-13为2×1 MUX，如果S=0，输出为A，如果S=1，则输出为B。图1-14为8×1 MUX，表1-12为8×1 MUX可实现的功能，S2、S1、S0为MUX的输入切换选择。
图1-13 2×1 MUX
图1-14 8×1 MUX
表1-12 8×1 MUX可实现的功能
2.译码器
译码器的功能是在译码器的输出处生成输入的最小项。
2×4译码器有2个输入和4个输出，输出表示输入的最小项。图1-15为2×4译码器的框图，表1-13为2×4译码器真值表。
图1-15 2×4译码器的框图
表1-13 2×4译码器真值表
