第1章 引言

1.1 崛起的CMOS工艺制程技术

本章主要介绍了集成电路是如何从双极型工艺技术一步一步发展到CMOS工艺技术以及为了适应不断变化的应用需求发展出特色工艺技术的。

首先从双极型工艺技术发展到PMOS工艺技术，再到NMOS工艺技术，但是无论是双极型工艺技术和NMOS工艺技术都遇到了功耗问题，最后引出低功耗的CMOS工艺技术，CMOS工艺技术是目前工艺技术的主流。但是CMOS工艺技术没有办法满足不断变化的应用需求，所以发展出如BiCOMS、BCD和HV-CMOS等特色工艺技术。

另外还介绍了MOS集成电路的发展历史，以及MOS晶体管的发展和面临的挑战，也就是MOS晶体管按比例缩小的过程中遇到的问题和出现的新技术，为引出下一章先进工艺技术打下基础。

1.1.1 双极型工艺制程技术简介^［1-2］

双极型工艺制程技术是最早出现的集成电路工艺制程技术，也是最早应用于实际生产的集成电路工艺制程技术。随着微电子工艺制程技术的不断发展，工艺制程技术日趋先进，其后又出现了PMOS、NMOS、CMOS、BiCMOS和BCD等工艺制程技术。

1947年，第一只点接触晶体管在贝尔实验室诞生，它的发明者是Bardeen、Shockley和Brattain。1949年，贝尔实验室的Shockley提出pn结和双极型晶体管理论。1951年贝尔实验室制造出第一只锗双极型晶体管，1956年德州仪器制造出第一只硅双极型晶体管，1970年硅平面工艺制程技术成熟，双极型晶体管开始大批量生产。

双极型工艺制程技术大致可以分为两大类：一类是需要在器件之间制备电隔离区的双极型工艺制程技术，采用的隔离技术主要有pn结隔离、全介质隔离以及pn结-介质混合隔离等。采用这种工艺制程技术的双极型集成电路，如TTL（Transistor Transistor Logic，晶体管-晶体管逻辑）电路、线性/ECL（Emitter Couple Logic，射极耦合逻辑）电路和STTL（Schottky Transistor Transistor Logic，肖特基晶体管-晶体管逻辑）电路等；另一类是器件之间自然隔离的双极型工艺制程技术，I²L（Integrated Injection Logic，集成注入逻辑）电路采用了这种工艺制程技术。图1-1所示的是属于第一类采用pn结隔离技术的双极型工艺集成电路的剖面图，VNPN是纵向NPN（Vertical NPN），LPNP是横向PNP（Lateral PNP），n+是n型重掺杂扩散区，p+是p型重掺杂扩散区，P-Base是p型基区，PW（P-WELL）是p型阱,NW（N-WELL）是深n型阱，NBL（N type Buried Layer）是n型埋层，P-sub（P-substrate）是p型衬底，N-EPI（N-Epitaxial）是n型外延层。

由于双极型工艺制程技术制造流程简单，制造成本低和成品率高，另外在电路性能方面它具有高速度、高跨导、低噪声、高模拟精度和强电流驱动能力等方面的优势，它一直受到设计人员的青睐。双极型晶体管是电流控制器件，而且是两种载流子（电子和空穴）同时起作用，它通常用于电流放大型电路、功率放大型电路和高速电路。它一直在高速电路、模拟电路和功率电路中占主导地位，但是它的缺点是集成度低和功耗大，其纵向（结深）尺寸无法跟随横向尺寸成比例缩小，所以在VLSI（超大规模集成电路）中受到很大限制。在20世纪60年代之前集成电路基本是双极型工艺集成电路，双极型工艺集成电路也是史上最早发明的具有放大功能的集成电路，直到20世纪70年代NMOS和CMOS工艺集成电路开始在逻辑运算领域逐步取代双极型工艺集成电路的统治地位，但是在模拟器件和大功率器件等领域双极型集成电路依然占据重要的地位。

1.1.2 PMOS工艺制程技术简介

PMOS（PositivechannelMetalOxideSemiconductor，P沟道金属氧化物半导体）工艺制程技术是最早出现的MOS工艺制程技术，它出现在20世纪60年代。早期的PMOS栅极是金属铝栅，MOSFET的核心是金属-氧化物-半导体，它们组成电容，形成电场，所以称为金属氧化物半导体场效应管。PMOS是制作在n型衬底上的p沟道器件，采用铝栅控制器件形成反型层沟道，沟道连通源极和漏极，使器件开启导通工作。PMOS是电压控制器件，依靠空穴导电工作。由于空穴的迁移率较低，所以PMOS的速度很慢，最小的门延时也要80～100ns。

由于PMOS源漏离子扩散后需要高达900℃的高温工艺进行退火激活，而铝栅的熔点是660℃，不能承受900℃的高温，所以PMOS的铝栅必须在源漏有源区形成之后再经过一道光刻和刻蚀形成的，这就造成了形成源漏有源区与制造铝栅需要两次光刻步骤，这两次光刻形成的图形会存在套刻不齐的问题。如图1-2所示为形成PMOS源漏有源区的工艺步骤，包括图1-2a的光刻、图1-2b的显影、图1-2c的刻蚀和图1-2d的离子扩散。N-sub（N-substrate）是n型衬底。图1-3所示为形成PMOS通孔和铝栅的光刻和刻蚀。图1-4所示为形成PMOS铝互连和铝栅的光刻和刻蚀。图1-5a所示为形成PMOS铝栅后的剖面图，源漏有源区的边界与铝栅产生交叠或者间距问题。当源漏有源区与铝栅套刻不齐时会造成器件尺寸误差和电性参数误差，也会造成器件无法形成沟道或者沟道中断等问题从而影响器件性能。为了解决这些问题，在PMOS版图设计上采用铝栅重叠设计，也就是铝栅的版图长度要比PMOS的实际沟道要长一些，这样就造成铝栅与源漏有源区产生重叠，如图1-5b所示，这种铝栅重叠设计会导致栅极寄生电容C_gs（铝栅与源极的寄生电容）和C_gd（铝栅与漏极的寄生电容）增大，另外也增加了栅极长度，所以也会增加器件的尺寸，降低了集成电路的集成度。因为集成电路的集成度较低，所以PMOS工艺制程技术只能用于制作寄存器等中规模集成电路。

PMOS是电压控制器件，它的功耗很低，它非常适合应用于逻辑运算集成电路。但是PMOS的速度很慢，所以PMOS工艺集成电路主要应用于手表和计算器等对速度要求非常低的领域。

图1-6所示为1974年加德士半导体利用PMOS设计的时钟集成电路^［3］。

1.1.3 NMOS工艺制程技术简介

20世纪70年代初期，出现了NMOS工艺制程技术。NMOS也是电压控制器件，依靠电子导电工作。因为电子比空穴具有更高的迁移率，电子的迁移率μ_e大于空穴的迁移率μ_h，μ_e大约等于2.5μ_h，因而NMOS的电流驱动能力大约是PMOS的2倍，所以采用NMOS工艺制程技术制造的集成电路性能比采用PMOS工艺制程技术制造的集成电路更具优势。NMOS工艺制程技术出现后，它很快取代了PMOS工艺制程技术，集成电路设计人员开始更倾向于采用NMOS技术设计电路。20世纪70年代到80年代初期，NMOS工艺制程技术被广泛应用于集成电路生产。由于NMOS工艺制程技术具有更高的集成度，并且NMOS的光刻步骤比双极型工艺制程技术少很多，它不像双极型工艺制程技术中存在很多为了提高双极型晶体管性能的阱扩散区，如N-EPI和NBL，与双极型工艺制程技术相比，利用NMOS工艺制程技术制造的集成电路更便宜。图1-7所示为利用NMOS和电阻负载设计的逻辑门电路。VDD是电源电压，VSS是接地。A和B是与非门和或非门的输入。

早期的NMOS工艺制程技术也是利用金属铝作为栅极，所以NMOS工艺制程技术也存在源漏有源区与铝栅套刻不齐的问题。1968年，随着多晶硅栅（polysilicon）工艺制程技术的出现，多晶硅栅工艺制程技术能很好地解决了源漏有源区与栅套刻不齐的问题，多晶硅栅工艺制程技术被广泛应用到NMOS工艺制程技术和PMOS工艺制程技术上。多晶硅栅具有多方面的优点，多晶硅栅与硅工艺兼容和耐高温退火，多晶硅的熔点是1410℃，所以多晶硅栅工艺制程技术并不像铝栅那样在源漏有源区形成之后才形成栅极，多晶硅栅工艺制程技术是在形成源漏有源区之前进行的，如图1-8所示。另外，多晶硅栅可以作为离子扩散的阻挡层，所以进行源漏离子扩散时，源漏有源区与多晶硅栅是自对准的，不存在源漏有源区与多晶硅栅套刻不齐的问题，这种技术称为自对准技术。图1-9所示为形成NMOS源漏有源区的工艺步骤，包括源漏扩散光刻、源漏扩散显影源漏扩散刻蚀和源漏离子扩散注入，源漏有源区与多晶硅栅是自对准的。另外，源漏有源区与多晶硅栅的离子扩散是同时进行的，多晶硅本身是半导体，它经过离子扩散重掺杂后，多晶硅的载流子浓度增加了，多晶硅变成导体可以用作电极和电极互连引线。

NMOS工艺制程技术采用源漏自对准技术后不需要多晶硅栅重叠设计，这样就可以有效地改善了NMOS器件的可靠性，减小了栅极寄生电容C_gs和C_gd，相应地提高了NMOS器件的速度，同时减小了栅极尺寸，源漏有源区的尺寸也相应减小，最终减小了器件的尺寸，提高了速度，同时也增加了NMOS工艺集成电路的集成度。

随着NMOS工艺集成电路的集成度不断提高，每颗芯片可能含有上万门器件，在几兆赫数字时钟的脉冲下工作会变得相当慢，功耗和散热成为限制芯片性能的瓶颈。当器件密度从1000门增加到10000门,芯片功率从几百毫瓦增加到几瓦，当芯片的功耗达到几瓦时，已不能再用便宜的塑料封装，必须使用昂贵的陶瓷封装工艺制程技术，还要利用空气或水进行冷却。这些都限制了NMOS工艺制程技术在超大规模集成电路的应用。

1.1.4 CMOS工艺制程技术简介

1963年，飞兆（仙童）半导体公司研发实验室的C.T.Sah和Frank Wanlass提交了一篇关于CMOS工艺制程技术的论文，这是首次在半导体业界提出CMOS工艺制程技术，同时他们还用了一些实验数据对CMOS工艺制程技术进行了简单的解释^［4］。CMOS（Comp lementary Metal Oxide Semiconductor,互补金属氧化物半导体）是把NMOS和PMOS制造在同一个芯片上组成集成电路，CMOS工艺制程技术是利用互补对称电路来配置连接PMOS和NMOS从而形成逻辑电路，这个电路的静态功耗几乎接近为零，这个理论可以很好地解决功耗问题，这一发现为CMOS工艺制程技术的发展奠定了理论基础。图1-10所示为利用PMOS和NMOS组成的CMOS反相器电路，只有在输入端口由低电平（VSS）向高电平（VDD）或者由高电平（VDD）向低电平（VSS）转变的瞬间，NMOS和PMOS才会同时导通，在VDD与VSS之间产生电流，从而产生功耗。当输入端口为低电平时只有PMOS导通，当输入端口为高电平时只有NMOS导通,VDD与VSS之间都不会产生电流，所以静态功耗为零。

1963年6月18日，Wanlass为CMOS工艺制程技术申请了专利，但是几天之后，他就离开了仙童，因为仙童宣布在他还没有确切的实验数据之前，没有采用新技术的计划，所以Wanlass没有机会去完成CMOS工艺制程技术项目。

1966年，美国RCA（美国无线电）公司研制出首颗CMOS工艺门阵列（50门）集成电路。当时用CMOS工艺制程技术制造的集成电路的集成度并不高，而且速度也很慢，很容易引起闩锁效应烧毁电路，因此早期的CMOS工艺制程技术受到半导体业界的嘲笑。因为60年代工艺制程技术还很落后，还没有研制出比较先进的LOCOS（Local Oxidation of Silicon，硅局部氧化工艺）和STI（Shallow Trench Isolation，浅沟槽）隔离技术，CMOS工艺制程技术仍然采用简单的pn结进行隔离，所以CMOS工艺集成电路存在集成度低、寄生电容大、运算速度慢和很容易引起闩锁效应等问题。受到落后的pn结隔离技术的限制，早期CMOS工艺制程技术的优势并没有发挥出来。图1-11所示为CMOS反相器电路中寄生的PNPN闩锁结构，当输出端口有噪声时，会引起寄生的双极型晶体管PNP或NPN导通，然后形成导通电流流经电阻R_p或者R_n形成正反馈，导致另外一个寄生的双极型晶体管导通，那么此时两个寄生的双极型晶体管同时导通形成闩锁效应低阻通路，烧毁芯片。CMOS工艺制程技术的优点是功率耗散小和噪声容限大，所以早期的CMOS工艺制程技术主要用在玩具、手表和计算器等可以容忍较慢速度的电子领域。研究人员发现制造在蓝宝石（Silicon-On-Sapphire,SOS）上的CMOS工艺集成电路一个重要特性是它能抵抗相当高强度的辐射而不发生闩锁效应，所以CMOS工艺集成电路也被应用在人造卫星和导弹等军事电子领域。在这类以蓝宝石为衬底的电路中NMOS和PMOS相互氧化物介质隔离，可以打破CMOS固有的PNPN闩锁结构，所以不会出现闩锁效应现象，但是蓝宝石衬底的价格非常昂贵，因而没办法得到普及和广泛的应用。图1-12所示为制造在蓝宝石上的CMOS工艺集成电路的剖面图，NMOS和PMOS是通过氧化硅和SOS隔离的。

20世纪70年代，半导体研发人员发明了LOCOS隔离技术，以及引入更先进的离子注入技术代替离子扩散技术，还有光刻技术的不断发展，它们已经大大地改善了CMOS工艺集成电路的集成度和电路的运算速度。随着工艺制程技术的不断发展，CMOS工艺集成电路的制造成本已经下降到和NMOS工艺集成电路相当了。此外，CMOS工艺制程技术能满足电路各种变化的独特性能要求，这使得CMOS工艺制程技术对芯片设计者格外具有吸引力。对于一个简单的CMOS反向器，无论输入端处于高电平还是低电平，只有一个器件处于导通状态，仅当开关瞬变的瞬间才会耗散一定功率。对于任意给定的时钟脉冲周期，只有在很短的时间内电路中的两个晶体管同时开启，所以CMOS工艺集成电路的功耗比NMOS工艺集成电路低很多，这就解决了因为散热导致封装受限制的问题。在功耗规定的封装范围内，与双极型和NMOS工艺制程技术相比，CMOS工艺制程技术能容纳更多的电路，使系统设计者获得更好的系统性能，而不需要额外的风扇冷却，所以CMOS工艺制程技术可以很好地降低系统的成本。

图1-13所示为利用LOCOS制造的0.35μm CMOS工艺集成电路的剖面图。它是双阱CMOS工艺结构，同时利用pn结隔离和LOCOS隔离技术。3.3V PMOS器件制造在NW中，3.3V NMOS器件制造在PW中，NW（N-WELL）是n型阱。

CMOS工艺制程技术的另外一个重要优点是无比例的逻辑设计，其逻辑摆幅在电源电压和地电位之间，这使得在选择电路的电源电压时，CMOS工艺制程技术具有更大的优势。20世纪80年代，随着工艺制程技术不断更新，经过改良后的CMOS工艺制程技术以低功耗、高密度的优势，已然成为VLSI的主流工艺制程技术。

20世纪90年代，更多先进的工艺制程技术如STI、Salicide（金属硅化物）等被应用到CMOS工艺制程技术中，随着工艺制程技术的不断发展，CMOS器件的特征尺寸逐步按比例缩小，使得CMOS工艺集成电路的工作速度不断提高，同时又可以选择较低的电源电压，CMOS工艺集成电路的性能已经可以与双极型工艺集成电路抗衡。图1-14所示为利用了STI和Salicide工艺制程技术的0.11μm CMOS工艺集成电路的剖面图，它提供1.5V的NMOS和PMOS。21世纪，随着CMOS工艺制程技术的进步飞速向前发展，CMOS工艺集成电路的优点已经凸显出来了，高的集成度、强的抗干扰能力、高的速度、低的静态功耗、宽的电源电压范围和宽的输出电压幅度等使得模拟集成电路设计技术也突飞猛进。由于CMOS工艺制程技术多方面的优越性，使它成为数字电路、模拟电路以及数模混合电路的首选技术，虽然目前超过90%的集成电路芯片使用CMOS工艺制程技术，但是当年提出CMOS工艺制程技术的Frank M.Wanlass和C.T.Sah，却随着时间的流逝，而渐渐被人遗忘。