ASIC设计理论与实践：RTL 验证、综合与版图设计

附录三 Linux常用命令及说明

附录二 各阶段常用命令使用说明

附录一 Verilog语言要素

6.3 版图设计实验

6.2 基于IC Compiler的版图设计流程

6.1 版图设计定义及内容

第6章 版图设计

5.3 综合实验

5.2 基于Design Compiler的逻辑综合流程

5.1 逻辑综合

第5章 电路综合

4.3 RTL级设计与仿真

4.2 RTL编译与仿真工具使用

4.1 RISC_CPU设计流程

第4章 RISC_CPU RTL级设计及仿真

3.3 CPU的功能实现

3.2 CPU的指令系统

3.1 CPU概述

第3章 中央处理器

2.2 ASIC设计工具运行环境

2.1 Verilog HDL硬件描述语言

第2章 Verilog HDL基础及实验环境

1.5 全书架构

1.4 集成电路设计工具

1.3 ASIC设计流程

1.2 ASIC设计方法

1.1 ASIC概念

第1章 ASIC概述

前言

编委会

内容提要

版权信息

封面

封面

版权信息

内容提要

编委会

前言

第1章 ASIC概述

1.1 ASIC概念

1.2 ASIC设计方法

1.3 ASIC设计流程

1.4 集成电路设计工具

1.5 全书架构

第2章 Verilog HDL基础及实验环境

2.1 Verilog HDL硬件描述语言

2.2 ASIC设计工具运行环境

第3章 中央处理器

3.1 CPU概述

3.2 CPU的指令系统

3.3 CPU的功能实现

第4章 RISC_CPU RTL级设计及仿真

4.1 RISC_CPU设计流程

4.2 RTL编译与仿真工具使用

4.3 RTL级设计与仿真

第5章 电路综合

5.1 逻辑综合

5.2 基于Design Compiler的逻辑综合流程

5.3 综合实验

第6章 版图设计

6.1 版图设计定义及内容

6.2 基于IC Compiler的版图设计流程

6.3 版图设计实验

附录一 Verilog语言要素

附录二 各阶段常用命令使用说明

附录三 Linux常用命令及说明